【ITBEAR科技资讯】4月27日报道，台积电在美国加州圣塔克拉拉市举行北美技术论坛，公布了其3nm工艺的最新进展和路线图，引起了业界关注。
据台积电官方透露，其3nm工艺家族包括四个版本，分别是基础的N3、成本优化的N3E、性能提升的N3P和高压耐受的N3X。其中，N3E将在2023年下半年开始量产，N3P和N3X分别在2024年下半年和2025年投入量产。
N3E和N3P是基于N3的光学缩小版，能够降低制造成本，提高性能和晶体管密度。根据台积电的数据，与5nm工艺相比，N3E在相同频率下能够降低32%的功耗，或在相同功耗下提高18%的性能。而相较于N3E，N3P则能够在相同功耗下提高5%的性能，或在相同频率下降低5%~10%的功耗。同时，N3P还能将晶体管密度提高4%，达到1.7倍于5nm工艺的水平。
据悉，N3X是台积电3nm工艺家族中的顶级版本，能够支持更高的电压和频率，从而实现更强的计算能力。然而，N3X的功耗和发热问题都比较严重，只适用于HPC级别需要极致性能的处理器，并需要芯片设计者采取有效的措施来控制温度和功耗。
台积电表示，这些工艺都将采用FinFET结构，也就是金属氧化物半导体场效应晶体管(MOSFET)结构，这种结构已经被台积电使用多年，并且稳定成熟。不过，在2nm级别以下，台积电将采用新型的GAAFET结构，即门全包围场效应晶体管(Gate-All-Around FET)结构。这种结构能够进一步提高晶体管密度和性能，并降低功耗和泄漏。
台积电透露，其2纳米工艺目前在良品率和元件效能进展良好，将于2025年按计划量产，相较于N3E工艺技术，2纳米制程在相同功耗下，最快速度将可增加15%;在相同速度下，最多功耗可降低30%，同时晶片密度增加逾15%。这将极大地提高芯片性能和制造效率。
业内人士表示，台积电的3nm工艺家族在提高性能和晶体管密度的同时，能够在一定程度上降低功耗和成本，为计算机和移动设备的发展提供更多的可能性。尤其是N3X工艺的推出，更是为HPC领域提供了更强的芯片制造能力。
然而，与此同时，各大芯片厂商也在加速自研芯片的开发，以适应日益增长的计算需求。三星、英特尔、AMD等厂商均有自家的芯片工艺路线图和生产计划。在这场激烈的竞争中，谁能够率先攻克技术难题，谁就能够成为市场的赢家。
综上所述，台积电的3nm工艺家族为计算机和移动设备提供了更多的可能性，同时也在HPC领域提供了更强的芯片制造能力。未来，随着技术的不断进步和芯片市场的不断扩大，各大芯片厂商将继续在技术和市场上展开激烈的竞争。
